COMP – 324      PC  SYSTEM  ARCHITECTURE

COURSE CONTENTS:

1.               INTRODUCTION

1.1.       A HISTORICAL BACKGROUND.

1.2.       COPUTER  DATA  FORMATS.

1.3.       THE  FUNDAMENTAL  PRINCIPLES OF COMPUTER  ACTION.

2.               BUS  SYSTEM

2.1.       THE  BUS  CONCEPT.

2.2.       BUS-SYSTEM  CATEGORIES.

2.3.       TRISTATE  CIRCUITS.

2.4.       COMMON  BUS  STANDARDS.

2.5.       THE  IBM  PC  BUS.

2.6.       THE  MOTHER  BOARD.

2.7.       THE  MOTHER  BOARD OR  EXTERNAL  BUS: AN  OVERVIEW.

3.               CENTRAL PROCESSING UNIT

3.1.       CPU  PROCESSING  ACTION.

3.2.        FINAL  SYSTEM.

4.               MICROPROCESSOR  AND  TIS  ARCHITECTURE

4.1.       INTERNAL  MICRO PROCESSOR   ARCHITECTURE.

4.2.       REAL  MODE  MEMORY  ADDRESSING.

4.3.       PROTECTED  MODE  MEMORY  ADDRESSING.

4.4.       MEMORY  PAGING.

5.               8086/8088 HARD /ARE SPECIFICATIONS

5.1.      PIN-OUTS  A : D  THE  PIN  FUNCTIONS.

5.2.      CLOCK  GENERATOR  AND  BUS TIMING.

5.3.      READY  AND  THE  WAIT  STATE.

5.4.      MAXIMUM  MODE  VERSES  MINIMUM  MODE.

6.               MEMORY INTERFACE

6.1.      MEMORY  DEVICES.

6.2.      ADDRESS  DECODING.

6.3.      8086  MEMORY  INTERFACE.

6.4.      80386 / 486  MEMORY  INTERFACE.

6.5.      PENTIUM / PENTIUM  PRO  MEMORY  INTERFACE.

6.6.     DYNAMIC  RAM.

6.7.      MEMORY BUS  BANDWIDTH.

7.               BASIC I/O INTERFACE

7.1.      I/O  PORT ADDRESS  DECODING.

7.2.      THE  PROGRAMMABLE  PERIPHERAL  INTEFACE.

7.3.      PROGRAMMABLE  INTERVAL TIMER.

7.4.      PROGRAMMABLE  COMMUNICATIONS  INTERFACE.

7.5.      IBM  PC  I./O  ADDRESS  MAP.

8.               INTERRUPTS

8.1.      BASIC  INTERRUPT  PROCESSING.

8.2.      HARDWARE  INTERRUPTS.

8.3.      INTERRUPT  VECTOR  TABLE.

8.4.      IBM  PC  INTERRUPT  SYSTEM.

8.5.      SOFTWARE  INTERRUPTS.

8.6.      BIOS  INTERRUPTS.

8.7.      PROGRAMMABLE  INTERRUPT  CONTROLLER.

9.               BUS INTERFACE

9.1.      ISA  BUS.

9.2.      EISA  AND  VL  BUS.

9.3.      MOTHER  BOARD  DATA.

9.4.      PCI  BUS.

9.5.      THE  SYSTEM  BOARD  LAYOUT.

9.6.      CONTROL  OF  BUSES  BY  CPU  AND  DMA.

10.            DIRECT MEMORY ACCESS

10.1.   CONCEPT  OF  DMA.

10.2.    PROGRAMMING  THE  DMA  CHIP.

10.3.    DMA IN  PC.

10.4.    DMA  CHANNEL  PRIORITY.

10.5.    I/O CYCLE  RECOVERY.

10.6.    DMA  TRANSFER  RATE.

10.7.    VIDEO  DISPLAYS.

11.            HARD DISK

11.1.     HARD  DISK  CAPACITY  AND  ORGANIZATION.

11.2.     PARTITIONING.

11.3.     HARD  DISK  LAYOUT.

11.4.     HARD  BOOT  RECORD.

11.5.     HARD  DISK  FAT.

11.6.     HARD  DISK  DIRECTORY.

11.7.     SPEED  OF  THE HARD  DISK.

11.8.     DATA  ENCODING  TECHNIQUES  IN  THE  HARD  DISK.

11.9.     INTERFACING  STANDARDS  IN THE  HARD DISK.

11.10.   ST506  AND  ST506-412.

11.11.   ENHANCED  SMALL  DEVICE  INTERFACE (ESDI).

11.12.   INTEGRATED  DEVICE  ELECTRONICS.

11.13.   SMALL  COMPUTER  SYSTEM  INTERFACE (SCSI).

11.14.   INTERLEAVING.

11.15.   LOW- AND HIGH-LEVEL FORMATTING.

11.16.   DISK RELIABILITY.

        BOOKS:

1.      THE INTEL MICROPROCESSOR 8086/8088, 80186/80188, 80386,80486,            PENTIUM PRO PROCESSORS ARCHITECTURE, PROGRAMMING AND  INTERFACING, 4ED, BARRY B. BREY, PRENTICE HALL.

2.      INTEL MICRO PROCESSORS HARDWARE, SOFTWARE AND APPLICATION, ROY W. GOODY, MCGRAW-HILL INTERNATIONAL EDITIONS.

3.      THE 80x86 IBM PC AND COMPATIBLE COMPUTERS, VOLS. I AND II, ASSEMBLY LANGUAGE, DESIGN AND INTERFACING, MUHAMMAD ALI MAZIDI AND JANICE GILLISPIE MAZIDI, PRENTICE HALL.